Почему имеет размер кэша L1 не увеличенный очень за прошлые 20 лет?
Intel i486 имеет 8 КБ кэша L1. Intel Nehalem имеет кэш инструкции L1 на 32 КБ и кэш данных L1 на 32 КБ на ядро.
Сумма кэша L1 не увеличилась почти на уровне, который увеличила тактовая частота.
Почему нет?
3 ответа
30K текста Википедии не так полезен как объяснение того, почему слишком большой из кэша менее оптимально. Когда кэш становится слишком большим задержка, чтобы найти, что объект в кэше (включающий в неудачные обращения в кэш) начинает приближаться к задержке поиска объекта в оперативной памяти. Я не знаю, к каким пропорциям разработчики ЦП стремятся, но я думал бы, что это - что-то аналогичное инструкции 80-20: требуется найти наиболее распространенные данные в кэше 80% времени и другими 20% времени, необходимо будет перейти к оперативной памяти для нахождения его. (или независимо от того, что разработчики ЦП предназначили, чтобы пропорции могли быть.)
Править: Я уверен, что это нигде не близкие 80%/20%, так займите место X и 1-X. :)
Я полагаю, что этому можно подвести итог просто путем указывания этого, чем больше кэш, тем медленнее доступ будет. Таким образом, больший кэш просто не помогает, поскольку кэш разработан для сокращения медленной коммуникации шины до RAM.
Так как скорость процессора увеличивалась быстро, то же - измеренный кэш должен работать быстрее и быстрее чтобы не отставать от него. Таким образом, кэши могут быть значительно лучше (с точки зрения скорости), но не с точки зрения устройства хранения данных.
(Я - парень программного обеспечения так, надо надеяться, это не горестно неправильно),
От кэша L1:
Кэш Уровня 1 или основной кэш, находится на ЦП и используется для временного хранения инструкций и данных, организованных в блоках 32 байтов. Основной кэш является самой быстрой формой устройства хранения данных. Поскольку это встроено к микросхеме с состоянием с нулевым временем ожидания (задержка) интерфейс к модули выполнения процессора, это ограничено в размере.
SRAM использует два транзистора на бит и может содержать данные без внешней помощи, столько, сколько питание подано к схеме. Это контрастируется с динамической RAM (DRAM), который должен быть обновлен много раз в секунду для содержания его содержания данных.
Процессор P55 MMX Intel, запущенный в начале 1997, был примечателен для увеличения размера его кэша Уровня 1 к 32 КБ. AMD K6 и микросхемы Cyrix M2, запущенные позже в том году, повысили ставку далее путем обеспечения кэшей Уровня 1 64 КБ. 64 КБ остались стандартным размером кэша L1, хотя различные несколько-основных-процессоров могут использовать его по-другому.
Править: Обратите внимание на то, что этот ответ с 2009, и центральные процессоры развились чрезвычайно за прошлые 10 лет. Если Вы прибыли в это сообщение, не относитесь ко всем нашим ответам здесь слишком серьезно.